Lý thuyết công nghệ 12 Điện - điện tử kết nối: Bài 22 Một số mạch xử lí tín hiệu trong điện tử số

Tóm tắt nội dung chính Công nghệ 12 - Điện - điện tử kết nối tri thức: Bài 22 Một số mạch xử lí tín hiệu trong điện tử số. Nội dung trình bày ngắn gọn, rõ ràng, khoa học. Kiến thức dưới đây giúp học sinh dễ dàng tiếp thughi nhớ trong quá trình học tập.

Nội dung chi tiết

I. MẠCH LOGIC TỔ HỢP

1. Khái niệm mạch logic tổ hợp

Mạch logic tổ hợp là mạch được tạo thành từ các cổng logic cơ bản, trạng thái lối ra của mạch tại một thời điểm bất kì chỉ phụ thuộc vào tổ hợp các trạng thái logic ở lối vào tại thời điểm hiện tại mà không phụ thuộc vào trạng thái lối ra ở thời điểm trước đó (trạng thái quá khứ).

I. MẠCH LOGIC TỔ HỢP

- Các mạch logic tổ hợp bao gồm:

1) Các mạch số học (cộng, trừ,...).

2) Các bộ hợp kênh, phân kênh.

3) Các bộ mã hoá, giải mã.

4) Các mạch so sánh.

5) Các bộ khoá, điều khiển logic,....

2. Mạch so sánh hai số

- Mạch so sánh thực hiện chức năng so sánh hai số A và B (1 bit) trong đó:

+ Nếu A = B thì lối ra C = 1.

+ Nếu A + B thì lối ra C = 0.

Bảng 22.1. Bảng chân lí của mạch so sánh

A

B

C

Kết luận

0

0

1

A = B

0

1

0

A B

1

0

0

A B

1

1

1

A = B

- Phương trình logic: C = AB + AB.

I. MẠCH LOGIC TỔ HỢP

Hình 22.3. Mạch so sánh hai số bằng nhau.

II. MẠCH DÃY

1. Khái niệm mạch dãy

- Mạch dãy là mạch được tạo thành từ các cổng logic cơ bản, trạng thái lối ra của mạch không chỉ phụ thuộc vào tổ hợp các trạng thái lối vào ở thời điểm hiện tại mà còn phụ thuộc vào trạng thái logic ở lối ra của nó tại thời điểm trước đó (trạng thái quá khứ).

I. MẠCH LOGIC TỔ HỢP

- Các mạch dãy bao gồm:

1) Các phần tử nhớ.

2) Các Flip-Flop (Trigger).

3) Các bộ đếm.

4) Các bộ ghi dịch.

5) Các bộ chia tần.

2. Mạch đếm

a) Flip-Flop (FF hay còn gọi là Trigger).

- Flip-Flop là một phần tử nhớ có hai trạng thái cân bằng ổn định tương ứng với hai trạng thái logic 0 và 1. Dưới tác dụng của các tín hiệu điều khiển ở lối vào, FF có thể chuyển về một trong hai trạng thái cân bằng và giữ nguyên trạng thái đó chừng nào chưa có tín hiệu điều khiển tác động vào. Trạng thái tiếp theo của FF không chỉ phụ thuộc vào tin hiệu ở lối vào mà còn phụ thuộc vào cả trạng thái lối ra ở thời điểm hiện tại của nó.

- Flip-Flop D (Hình 22.6) gồm:

+ Lối vào dữ liệu D.

+ Lối vào xung CLK.

+ 2 lối ra Q và
Q (có trạng thái ngược nhau).

Bảng 22.2. Bảng chân lí của Flip-Flop D

CLK

D

Q

Q

Trạng thái

x

Q

Q

Không thay đổi

0

0

1

Xóa

1

1

0

Đặt

- Ví dụ: Kí hiệu, sơ đồ chân và IC HD7474 tích hợp hai Flip-Flop D được cho trên Hình 22.6.

I. MẠCH LOGIC TỔ HỢP

I. MẠCH LOGIC TỔ HỢP

b) Mạch đếm nhị phân hai bit sử dụng Flip-Flop D

- Mạch đếm nhị phân là thành phần cơ bản của hệ thống số, dùng để đếm số xung, chia tần số tạo xung thời gian làm các xung đồng hồ dùng trong máy tính và thiết bị thông tin.

I. MẠCH LOGIC TỔ HỢP

- Từ sơ đồ ta có: FFO chuyển trạng thái (Q0 từ 0 lên 1 hoặc từ 1 về 0) với mọi xung nhịp tác dụng; FF1 chuyển trạng thái khi Q0 từ 1 về 0.

Bảng 22.3. Bảng chân lí của bộ đếm nhị phân 2 bit

Xung vào

Q1

Q0

Giá trị thập phân

Xung xóa

0

0

0

Xung 1

0

1

1

Xung 2

1

0

2

Xung 3

1

1

3

Mạch thực hiện đếm từ 0 đến 3, khi xung thứ tư tác dụng, mạch trở lại trạng thái ban đầu, tiếp tục một chu trình đếm mới.

I. MẠCH LOGIC TỔ HỢP